Rangel-Patiño, Francisco E.2018-07-312018-07-312018-07Rangel-Patiño, F. E. (2018). Transmitter and Receiver Equalizers Optimization Methodologies for High-Speed Links in Industrial Computer Platforms Post-Silicon Validation. Tesis de doctorado, Doctorado en Ciencias de la Ingeniería. Tlaquepaque, Jalisco: ITESO.http://hdl.handle.net/11117/5527As microprocessor design scales to nanometric technology, traditional post-silicon validation techniques are inappropriate to get a full system functional coverage. Physical complexity and extreme technology process variations introduce design challenges to guarantee performance over process, voltage, and temperature (PVT) conditions. In addition, there is an increasingly higher number of mixed-signal circuits within microprocessors. A significant portion of them corresponds to high-speed input/output (HSIO) links. Improvements in signaling methods, circuits, and process technology have allowed HSIO data rates to scale beyond 10 Gb/s. Undesired noise effects can create multiple signal integrity problems. This problem is aggravated by the fact that channel speeds keep increasing from one generation bus technology to the next one. It is evident that challenges of post-silicon validation are continuously increasing, along with a high pressure of maintaining aggressive launch schedules. With all of these elements, post-silicon validation of HSIO links is tough and time-consuming, and can be critical for making a product release qualification decision. One of the major challenges in electrical validation of HSIO links lies in the physical layer (PHY) tuning process, where equalization techniques are used to cancel undesired effects induced by the channels. Adjusting the transmitter (Tx) and receiver (Rx) equalization across PVT and different interconnect channels can be a very time-consuming task in post-silicon validation. Typical current industrial practices for PHY tuning require massive lab measurements, since they are based on exhaustive enumeration methods, making the equalization process too lengthy and practically prohibitive under current silicon time-to-market commitments. In this doctoral dissertation, direct and surrogate-based optimization methods, including space mapping, are proposed based on suitable objective functions to efficiently tune the Tx and Rx equalizers. The proposed methodologies are evaluated by lab measurements on realistic industrial post-silicon validation platforms, demonstrating the efficiency of the proposed methods and substantial performance improvements as compared with those achieved by current industrial practices.A medida que el diseño de microprocesadores se escala a tecnologías nanométricas, las técnicas tradicionales de validación post-silicio resultan inadecuadas para lograr una cobertura funcional completa del sistema. Complejidades físicas del diseño y variaciones extremas en los procesos tecnológicos, crean grandes desafíos para garantizar que el sistema funcione adecuadamente en las variantes condiciones de proceso de manufactura, voltaje y temperatura (PVT). Adicionalmente, cada vez hay un número mayor de circuitos de señal mixta en los microprocesadores. Una parte importante de ellos corresponde a los enlaces de entrada/salida de alta velocidad (HSIO; por sus siglas en inglés). Mejoras en el diseño de circuitos, en el procesamiento de señales y en los procesos de manufactura, han permitido que las velocidades de las interfaces HSIO rebasen los 10 Gb/s. Los efectos de ruido no deseado pueden crear múltiples problemas de integridad de señal, lo cual se agrava por el continuo incremento de las velocidades de canal al pasar de una generación tecnológica a la siguiente. Resulta evidente que los retos de la validación post-silicio están en constante aumento, aunados a una alta presión por mantener calendarios agresivos de lanzamiento al mercado. Con todos estos elementos, la validación post-silicio de los enlaces HSIO es complicada y extensa, además de ser crítica en la toma de decisión para el lanzamiento de un producto al mercado. Uno de los mayores desafíos radica en el proceso de sintonización de la capa física, donde se utilizan técnicas de ecualización para cancelar efectos indeseados inducidos por los canales. Ajustar la ecualización del transmisor (Tx) y del receptor (Rx) en PVT, considerando diferentes interconexiones de canal, es una tarea demandante en la validación post-silicio. Las prácticas industriales para sintonización de la capa física requieren mediciones de laboratorio masivas, ya que se basan en métodos de enumeración exhaustiva, lo que convierte el proceso de ecualización en una tarea prolongada y prácticamente prohibitiva bajo las restricciones de lanzamiento al mercado. En esta tesis doctoral se proponen métodos de optimización directa, de modelaje sustituto y mapeo espacial, combinados con funciones objetivo apropiadas, para sintonizar eficientemente los ecualizadores del Tx y Rx. La evaluación de los métodos es realizada mediante mediciones de laboratorio en plataformas industriales realistas. Los resultados obtenidos demuestran la eficacia de los métodos propuestos, así como una mejora sustancial en desempeño, con respecto a la práctica industrial actual.engEye DiagramArtificial Neural NetworkBroydenPost-Silicon ValidationReceptor HSIOKrigingSpace MappingSurrogate ModelsSupport Vector MachinesSystem MarginingOptimizationinfo:eu-repo/semantics/doctoralThesis