

INSTITUTO TECNOLÓGICO Y DE ESTUDIOS SUPERIORES DE OCCIDENTE

Departamento de Electrónica, Sistemas e Informática
Desarrollo Tecnológico y Generación de Riqueza Sustentable

PROYECTO DE APLICACIÓN PROFESIONAL (PAP)



ITESO, Universidad
Jesuita de Guadalajara

PAP4N01A PROGRAMA DE LA INDUSTRIA DE ALTA TECNOLOGIA I

INTEL

PRESENTA

Alumno: IE, Ángel Leonardo ARÉCHIGA Miramontes

Profesor PAP: Juan Manuel Islas Espinoza, PMP®

Tlaquepaque, Jalisco, Julio 2025.

ÍNDICE

Contenido

Presentación Institucional de los Proyectos de Aplicación Profesional	2
Resumen.....	3
1. Introducción	4
1.1 Antecedentes.....	4
1.3 Objetivos	5
1.4 Contexto	5
1.5 Inventario de Competencias.....	6
1.6 Plan Educativo	7
1.7 Entregables	7
1.8 Involucrados	7
2. Desarrollo del Proyecto PAP.....	8
2.1 Administración del Proyecto	8
2.2 Sustento Teórico y Metodológico	8
2.3 Descripción del Proyecto	9
2.4 Plan de Trabajo	10
2.5 Equipo de Trabajo	11
2.6 Plan de Comunicaciones	11
2.7 Plan de Calidad	12
2.8 Seguimiento y Control	12
3. Resultados del Trabajo Profesional.....	13
3.1 Productos Obtenidos	13
3.2 Estimación del Impacto.....	13
4. Reflexiones del alumno	15
4.1 Aprendizajes Profesionales.....	15
4.2 Aprendizajes Sociales	15
4.3 Aprendizajes Éticos	16
4.4 Aprendizajes Personales	16
4.5 Tareas Aprendidas.....	17
5. Conclusiones.....	18
6. Bibliografía y Anexos.....	19

REPORTE PAP

Presentación Institucional de los Proyectos de Aplicación Profesional

Los Proyectos de Aplicación Profesional (PAP) son una modalidad educativa del ITESO en la que el estudiante aplica sus saberes y competencias socio-profesionales para el desarrollo de un proyecto que plantea soluciones a problemas de entornos reales. Su espíritu está dirigido para que el estudiante ejerza su profesión mediante una perspectiva ética y socialmente responsable.

A través de las actividades realizadas en el PAP, se acreditan el servicio social y la opción terminal. Así, en este reporte se documentan las actividades que tuvieron lugar durante el desarrollo del proyecto, sus incidencias en el entorno, y las reflexiones y aprendizajes profesionales que el estudiante desarrolló en el transcurso de su labor.

Resumen

Este documento presento el desarrollo y sistematización del Proyecto de Aplicación Profesional (PAP), estructurado conforme a los lineamientos académicos establecidos para su evaluación. A lo largo del texto se describen los antecedentes, objetivos, contexto organizacional y plan educativo que enmarcan la experiencia profesional, así como la administración, metodología, características del proyecto y herramientas empleadas.

Empleé una metodología de observación, análisis documental y seguimiento de actividades dentro del entorno de trabajo, complementada con entrevistas técnicas, sesiones de retroalimentación y materiales proporcionados por la empresa y la academia. La redacción de cada apartado se apoyó en una combinación de experiencias propias, información interna autorizada y criterios metodológicos sugeridos por la institución.

1. Introducción

1.1 Antecedentes

El Proyecto de Aplicación Profesional (PAP) se desarrollará en Intel Corporation, una empresa multinacional del sector tecnológico con sede en Estados Unidos, reconocida globalmente por su papel protagónico en la industria de los semiconductores y la computación de alto rendimiento.

Las principales ramas tecnológicas en las que se enfoca Intel incluyen el diseño y verificación de microprocesadores, desarrollo de circuitos integrados programables (FPGA), inteligencia artificial, computación en la nube, redes de datos, soluciones para centros de datos y tecnologías para sistemas embebidos.

Intel ofrece una amplia gama de productos y servicios, entre los que se encuentran procesadores para servidores y computadoras personales, chipsets, tarjetas de red, FPGAs, soluciones para centros de datos, aceleradores para inteligencia artificial, así como plataformas de desarrollo y herramientas de software para diseño y validación de hardware.

Sus clientes abarcan sectores como manufactura, telecomunicaciones, servicios financieros, gobiernos, empresas tecnológicas y centros de investigación. Intel tiene presencia comercial y técnica en múltiples regiones, siendo sus principales mercados de carácter global: América, Europa y Asia.

La misión y valores sociales que inspiran a Intel a colaborar en este tipo de proyectos se basan en su compromiso por crear tecnología que transforme positivamente la vida de las personas. La empresa impulsa iniciativas que fomentan la innovación, el aprendizaje, la diversidad y el desarrollo sustentable, contribuyendo al crecimiento profesional de jóvenes talentos a través de experiencias reales en entornos de ingeniería avanzada.

1.2 Justificación

La decisión de participar en este Proyecto de Aplicación Profesional surge del interés personal por integrarme a un entorno de ingeniería de alto nivel donde pueda aplicar y fortalecer los conocimientos adquiridos durante la carrera de Ingeniería Electrónica. El área de verificación pre-silicio en Intel representa una oportunidad única para involucrarme en procesos avanzados de diseño y validación de hardware, alineados con mis intereses en sistemas digitales, circuitos integrados y automatización de pruebas.

Durante este PAP destinaré 30 horas semanales a las actividades asignadas. No está previsto un horario adicional para capacitación externa, ya que el aprendizaje se llevará a cabo principalmente a través del trabajo práctico y los recursos formativos que proporciona la empresa.

Intel ha puesto a disposición diversas facilidades y recursos para apoyar el cumplimiento de mis responsabilidades, entre ellos: acceso a plataformas de aprendizaje profesional como Udemy y LinkedIn Learning, herramientas de desarrollo y simulación utilizadas en la industria, y el acompañamiento de un equipo técnico experimentado que brinda mentoría durante el desarrollo de las tareas asignadas.

Finalmente, considero que esta línea de trabajo representa un campo altamente atractivo para desarrollarme profesionalmente al concluir mis estudios, tanto por el nivel de especialización técnica como por las oportunidades de innovación y crecimiento que ofrece el sector.

1.3 Objetivos

Uno de los principales propósitos de Intel al participar en proyectos como el PAP es formar y evaluar talento joven con alto potencial técnico, brindando experiencias prácticas en ambientes profesionales reales. A través de estos proyectos, la empresa busca identificar y preparar candidatos calificados que puedan integrarse en el futuro a sus equipos de trabajo, contribuyendo al desarrollo de soluciones tecnológicas de vanguardia.

Desde mi perspectiva, el objetivo principal durante este PAP es fortalecer mis conocimientos en sistemas digitales, especialmente en temas relacionados con verificación, diseño con SystemVerilog y metodologías de validación pre-silicio. Mi meta es adquirir experiencia que me permita competir con mayor preparación en el mercado laboral como ingeniero especializado, al tiempo que desarrollo competencias técnicas y profesionales en un entorno colaborativo de alto nivel.

1.4 Contexto

El Proyecto de Aplicación Profesional se llevará a cabo en el área de Pre-silicon FPGA Verification, la cual está integrada dentro del grupo de Board Development en Intel. Esta estructura organizacional forma parte del equipo responsable del diseño, validación y soporte de plataformas de referencia utilizadas en el desarrollo de tecnologías para servidores.

El proyecto en el que participaré se centra en la verificación de módulos digitales relacionados con el control de encendido, apagado y monitoreo de dichas plataformas. Se trata de un proyecto orientado a investigación y desarrollo de soluciones digitales, con especial atención en la validación previa al silicio mediante herramientas de simulación y pruebas automatizadas.

Mi rol en este proyecto será el de intern, con funciones que incluyen el desarrollo de scripts, módulos en SystemVerilog y documentación técnica, así como la colaboración con el equipo de verificación para garantizar el correcto funcionamiento de los componentes digitales antes de su integración en hardware real.

1.5 Inventario de Competencias

A continuación, se puede observar el inventario de competencias de este proyecto:

No.	Competencia	Req	Adq	GAP	Obj	Prior
1	Uso de SystemVerilog para diseño y verificación digital	3	1	2	3	A
1.1	Diseño de módulos en SystemVerilog	3	2	1	3	A
1.2	Creación de testbenches automatizados	3	0	3	3	A
2	Manejo eficiente de herramientas Linux en entorno de verificación	3	1	2	3	M
2.1	Navegación y gestión de archivos por terminal	3	1	2	3	M
2.2	Automatización mediante scripts Bash	3	2	1	3	M
3	Documentación técnica de módulos y procesos de verificación	3	2	1	3	A
3.1	Redacción de reportes técnicos en formato profesional	3	2	1	3	M
3.2	Uso de herramientas colaborativas (SharePoint, GitHub)	3	3	0	3	A
4	Comprensión del entorno de trabajo del equipo de verificación FPGA	3	2	1	3	M
4.1	Familiarización con el flujo de trabajo y herramientas internas	3	2	1	3	M
4.2	Interpretación de documentación interna del proyecto	3	2	1	3	M
5	Aprovechamiento de herramientas de inteligencia artificial para asistencia técnica	3	3	0	3	A
5.1	Uso de modelos de lenguaje para depuración y documentación	3	3	0	3	A
5.2	Consulta técnica asistida para desarrollo de scripts y solución de errores	3	3	0	3	A

1.6 Plan Educativo

Plan de actividades:

Plan de Actividades						26-may	02-jun	09-jun	16-jun	23-jun	30-jun	07-jul	14-jul	21-jul	
No.	Actividad Educativa	Tipo Actividad	Total hrs	Fecha Inicio	Fecha Termina	1	2	3	4	5	6	7	8	9	Obj
1	Curso introductorio a SystemVerilog	Técnica	10	26/05/2025	06/06/2025										3
1.1	Practica: creacion de modulos simples	Operativa	20	02/06/2025	13/06/2025										3
1.2	Creacion de testbenches automatizados	Operativa	10	16/06/2025	27/06/2025										3
2	Refuerzo de comandos Linux para verificacion	Técnica	10	26/05/2025	13/06/2025										3
2.1	Scripts Bash para automatizacion	Operativa	40	09/06/2025	04/07/2025										3
3	Practicar para exponer resultados	Suave	20	16/06/2025	11/07/2025										3
3.1	Creacion de documentos del proyecto	Operativa	70	23/06/2025	25/07/2025										3
4	Exploracion de herramientas IA para depuracion	Técnica	10	26/05/2025	27/06/2025										3
4.1	Uso de IA en tareas del proyecto	Operativa	70	16/06/2025	18/07/2025										3
5	Revisar documentacion del equipo	Técnica	20	26/05/2025	13/06/2025										3
5.1	Observar flujos de trabajo y procesos del laboratorio	Operativa	80	02/06/2025	11/07/2025										3

1.7 Entregables

Durante mi participación en el PAP, los entregables a entregar definidos son:

1. Documentación de un grupo de módulos.
2. Presentación sobre la organización del equipo.
3. Test case simple con UVM para una ALU.

1.8 Involucrados

Las personas y grupos interesados en los resultados del proyecto son:

- Grupo de Board Development.
- Grupo de FPGA.
- Clientes de la plataforma.
- Líder de proyecto.

2. Desarrollo del Proyecto PAP

2.1 Administración del Proyecto

Mi participación en el Proyecto de Aplicación Profesional se desarrolla dentro de un proyecto ya existente, el cual se encontraba en etapas avanzadas de desarrollo al momento de mi incorporación. Por esta razón, no he participado en los procesos de inicio ni de planeación, ya que los objetivos, actividades y responsables ya estaban definidos previamente por el equipo.

Actualmente, no estoy involucrado directamente en la ejecución operativa del proyecto principal, ya que me encuentro en una etapa de entrenamiento y preparación técnica, desarrollando habilidades necesarias para integrarme a futuros proyectos. Mis actividades se enfocan en el aprendizaje de herramientas, flujos de trabajo y procesos internos del equipo de verificación de FPGA.

Sí participo, aunque de forma pasiva, en los procesos de seguimiento y control, ya que asisto a las reuniones semanales de los equipos de Board Development y FPGA, en las cuales se discuten avances, problemas y prioridades. Aunque no intervengo directamente, esta participación me permite familiarizarme con la dinámica del equipo y los criterios de evaluación de avances.

Hasta el momento, no he participado en procesos de cierre de entregables o tareas, dado que aún no se me ha asignado responsabilidad directa sobre componentes del proyecto activo.

2.2 Sustento Teórico y Metodológico

El proyecto en el que estoy asignado se desarrolla dentro del grupo de Board Development, específicamente en el subgrupo de FPGA, donde se siguen prácticas estructuradas propias del desarrollo digital a nivel industrial. Aunque actualmente me encuentro en una fase de capacitación, he tenido oportunidad de observar y comenzar a integrarme a los métodos de trabajo formales del equipo.

La metodología general que rige los proyectos del área incluye una combinación de flujos clásicos de diseño digital (especificación, modelado RTL, simulación, síntesis, pruebas en placa) y elementos de gestión ágil, como reuniones semanales de seguimiento (scrum calls), donde los equipos actualizan el avance de sus tareas y coordinan futuras actividades.

Para tareas de verificación, el equipo emplea herramientas de simulación y testeo automatizado, basadas en System Verilog y en entornos UVM (Universal Verification Methodology). La documentación técnica de cada módulo o flujo forma parte del proceso, y se gestionan versiones mediante sistemas de control de cambios.

Además, la empresa promueve el uso responsable y productivo de herramientas de inteligencia artificial para asistir en tareas específicas como análisis de código, generación de documentación técnica o exploración de soluciones de diseño.

Mi proceso de aprendizaje está alineado con este marco metodológico. A través de documentación interna, sesiones técnicas y el seguimiento de prácticas establecidas por el equipo, estoy desarrollando competencias en lenguajes de descripción de hardware, flujos de verificación y buenas prácticas en documentación técnica. Este enfoque permite asegurar que mi eventual integración al proyecto activo se realice bajo los mismos estándares de calidad y consistencia que sigue el equipo.

2.3 Descripción del Proyecto

El Proyecto de Aplicación Profesional (PAP) en el que estoy participando se desarrolla dentro del equipo de Board Development de Intel Guadalajara. El proyecto principal está enfocado en el diseño y validación de plataformas electrónicas de referencia para procesadores nuevos, y forma parte de un sistema mayor, por lo cual mi PAP se encuentra alineado como un módulo específico dentro de un proyecto de mayor alcance.

Particularmente, el equipo de FPGA está encargado del diseño, simulación y validación de bloques digitales escritos en Verilog y System Verilog, los cuales se integran con el firmware que controla distintas funciones de la tarjeta. El desarrollo sigue un modelo incremental, donde los bloques funcionales se diseñan por etapas, se prueban individualmente y luego se integran en conjuntos más complejos. Esta integración se realiza conforme a un cronograma técnico establecido, con entregas parciales (sub entregables) como módulos funcionales, reportes de verificación, scripts de simulación o documentación técnica.

Durante mi estancia como intern, he observado que el flujo de trabajo del equipo incluye fases bien definidas como: análisis de requerimientos, diseño de arquitectura de bloques, codificación, simulación funcional, verificación por test benches automatizados, y validación cruzada por otros miembros del equipo.

Dentro del desarrollo del proyecto, las herramientas tecnológicas más relevantes que se utilizan son:

- QuestaSim (licencia empresarial): para la simulación funcional y verificación de los bloques digitales escritos en Verilog o SystemVerilog.
- Quartus Prime (propiedad de Intel): para la síntesis y análisis de diseño en dispositivos FPGA, además de su uso en la implementación sobre tarjetas específicas.
- Visual Studio Code (software de dominio público): utilizado como entorno principal de edición de código fuente, con extensiones para manejo de lenguaje HDL y control de versiones mediante Git.

2.4 Plan de Trabajo

El plan por seguir es el siguiente:

Plan de Actividades						26-may	02-jun	09-jun	16-jun	23-jun	30-jun	07-jul	14-jul	21-jul	
No.	Actividad Educativa	Tipo Actividad	Total Hrs	Fecha Inicio	Fecha Termina	1	2	3	4	5	6	7	8	9	Obj
1	Curso introductorio a SystemVerilog	Técnica	10	26/05/2025	06/06/2025										3
1.1	Practica: creacion de modulos simples	Operativa	20	02/06/2025	13/06/2025										3
1.2	Creacion de testbenches automatizados	Operativa	10	16/06/2025	27/06/2025										3
2	Refuerzo de comandos Linux para verificacion	Técnica	10	26/05/2025	13/06/2025										3
2.1	Scripts Bash para automatizacion	Operativa	40	09/06/2025	04/07/2025										3
3	Practicar para exponer resultados	Suave	20	16/06/2025	11/07/2025										3
3.1	Creacion de documentos del proyecto	Operativa	70	23/06/2025	25/07/2025										3
4	Exploracion de herramientas IA para depuracion	Técnica	10	26/05/2025	27/06/2025										3
4.1	Uso de IA en tareas del proyecto	Operativa	70	16/06/2025	18/07/2025										3
5	Revisar documentacion del equipo	Técnica	20	26/05/2025	13/06/2025										3
5.1	Observar flujos de trabajo y procesos del laboratorio	Operativa	80	02/06/2025	11/07/2025										3

2.5 Equipo de Trabajo

Está conformado por:

<i>Rol</i>	<i>Responsabilidad</i>	<i>Nombre (opcional)</i>
<i>Manager</i>	<i>Supervisa el avance general del proyecto, coordina los recursos del equipo, define prioridades y asegura que los entregables cumplan con los objetivos del área.</i>	
<i>Arquitectos del FPGA</i>	<i>Diseñan la arquitectura digital del sistema, definen especificaciones técnicas de los bloques, y desarrollan módulos en HDL para su posterior integración.</i>	
<i>Diseñadores</i>	<i>Implementan los módulos especificados, integran componentes funcionales en la plataforma FPGA y colaboran con verificadores para validar el diseño.</i>	
<i>Verificadores</i>	<i>Desarrollan bancos de prueba (testbenches), escriben casos de prueba automatizados y validan el correcto funcionamiento de los diseños mediante simulación.</i>	
<i>Becarios</i>	<i>Apoyan en tareas de documentación, análisis de código, pruebas básicas, corrección de errores menores y se capacitan para integrarse activamente al flujo del equipo.</i>	<i>Ángel Leonardo Aréchiga Miramontes</i>

2.6 Plan de Comunicaciones

<i>Emisor</i>	<i>Mensaje</i>	<i>Receptor</i>	<i>Medio</i>	<i>Frecuencia</i>
<i>Manager</i>	<i>Información sobre actividades y retroalimentación de mi trabajo.</i>	<i>Inter</i>	<i>Juntas presenciales</i>	<i>Quincenal</i>
<i>Compañeros de verificación</i>	<i>Actualización de estado del proyecto</i>	<i>Todo el equipo FPGA</i>	<i>Video conferencia en Teams</i>	<i>Semanal</i>
<i>Profesor PAP</i>	<i>Información sobre el curso y retroalimentación de entregables académicos</i>	<i>Inter (alumno)</i>	<i>Video conferencia en Teams</i>	<i>2 veces por semana o cuando se asigne entrevista</i>

2.7 Plan de Calidad

Emisor: <i>Quién Entrega</i>	Entregable: <i>Qué Entrega (SubEntregable)</i>	Receptor: <i>Quién recibe o Inspecciona</i>	Criterios: <i>Condiciones de Aceptación</i>	Siguiente paso. <i>Donde va Cuando se Autoriza.</i>
<i>Intern</i>	<i>Documentación de módulos Verilog</i>	<i>Manager</i>	<i>Que sea correcta la documentación</i>	<i>Se actualizan los repositorios</i>
<i>Intern</i>	<i>Presentación sobre la organización del equipo</i>	<i>Manager y compañeros del equipo</i>	<i>Comprensión clara de la estructura por parte de la audiencia.</i>	<i>Asignación de nuevas tareas</i>
<i>Intern</i>	<i>Test case simple con UVM para una ALU</i>	<i>Manager y compañeros de verificación</i>	<i>Correcto funcionamiento</i>	<i>La integración del intern a pruebas simples dentro del proyecto</i>

2.8 Seguimiento y Control

El proyecto cuenta con un plan de seguimiento estructurado en diferentes niveles de reunión. Se llevan a cabo reuniones semanales con el equipo completo de desarrollo, así como reuniones semanales enfocadas específicamente en el equipo de verificación. Además, se tienen sesiones quincenales individuales con el manager, donde se revisa el avance personal y se atienden dudas o inquietudes particulares.

Durante estas reuniones se da seguimiento a los objetivos establecidos mediante una hoja de Excel compartida, donde se registran avances, pendientes y tareas cumplidas. Mi participación en estas reuniones es principalmente como oyente, aunque en ocasiones comparto observaciones u opiniones relacionadas con el proyecto.

Cuando se presentan retrasos o bloqueos, el equipo realiza una reconfiguración de prioridades. Las tareas menos críticas son reprogramadas o descartadas con el objetivo de asegurar el cumplimiento de los entregables más relevantes para la fecha de entrega acordada. Este proceso de ajuste es consensuado y supervisado por el manager o los líderes de equipo.

Respecto a lo académico y con relación al proyecto PAP, hay dos sesiones por semana por videoconferencia con el profesor, pero habrá periodos de entrevistas, donde se da seguimiento de forma individual a los entregables y durante las cuales no habrá sesiones grupales.

3. Resultados del Trabajo Profesional

3.1 Productos Obtenidos

Durante mi participación en el Proyecto de Aplicación Profesional, los principales productos que desarrollé fueron los siguientes:

- 1. Presentación sobre la organización del equipo**

Una exposición detallada sobre la estructura y dinámica del equipo de verificación de FPGA.

- 2. Documentación de un grupo de módulos en Verilog**

Elaboración de descripciones técnicas de varios módulos funcionales, incluyendo su propósito, entradas, salidas y dependencias.

- 3. Diseño básico de un entorno de verificación con UVM**

Como parte de un ejercicio de formación, desarrollé un entorno de verificación simple utilizando UVM (Universal Verification Methodology).

3.2 Estimación del Impacto

Los productos desarrollados durante este Proyecto de Aplicación Profesional tienen distintos grados de impacto dentro del equipo de trabajo.

La presentación sobre la organización del equipo permitirá que los nuevos integrantes se integren de manera más ágil, al brindar una visión clara de la estructura, funciones y dinámicas del grupo. Esto contribuirá a reducir el tiempo necesario para que puedan empezar a colaborar activamente, mejorando así el proceso de incorporación sin afectar la eficiencia de los miembros actuales.

La documentación de módulos en Verilog tendrá un efecto directo en el desarrollo de proyectos futuros. Al contar con módulos genéricos ya documentados, los diseñadores podrán reutilizarlos con mayor rapidez y confianza, lo cual optimiza el proceso de integración de componentes y reduce la necesidad de análisis o validación inicial. Esto permitirá que los proyectos futuros arranquen con una base funcional más sólida, ahorrando tiempo y recursos. Más allá de lo técnico, este pequeño aporte me ha permitido ser parte del proceso de creación de soluciones que eventualmente formarán parte de los productos de Intel. Saber que mi trabajo puede contribuir, aunque sea de forma indirecta, a mejorar la vida de miles de personas que utilizan estas tecnologías alrededor del mundo, me motiva a seguir creciendo profesionalmente y a aportar con mayor compromiso y responsabilidad.

Finalmente, el entorno de verificación básico con UVM, aunque no será utilizado directamente por el equipo, tuvo un impacto positivo en mi formación técnica. A partir de este ejercicio, adquirí los conocimientos fundamentales necesarios para participar

de manera productiva en la verificación y mantenimiento del ambiente de pruebas real del proyecto, lo que a mediano plazo permitirá una mayor distribución de tareas y apoyo técnico dentro del equipo de verificación.

4. Reflexiones del alumno

4.1 Aprendizajes Profesionales

Durante mi participación en el Proyecto de Aplicación Profesional desarrollé las siguientes competencias clave:

1. Diseño y verificación digital con SystemVerilog: Aprendí a desarrollar módulos digitales, a integrarlos en entornos de simulación y a depurar su funcionamiento siguiendo metodologías estructuradas de verificación.
2. Manejo de herramientas industriales de simulación y síntesis: Me familiaricé con herramientas utilizadas en la industria como Synopsys VCS para simulación funcional y Quartus Prime para implementación en FPGA.
3. Documentación técnica de módulos digitales: Desarrollé la habilidad de crear documentación clara y útil que permite al equipo integrar módulos reutilizables de forma eficiente.
4. Colaboración profesional en entornos técnicos: Fortalecí mi capacidad de integrarme a un equipo de ingeniería multidisciplinario, entendiendo su dinámica y formas de comunicación, incluso sin participar directamente en las decisiones clave.
5. Uso de entornos de desarrollo profesional sobre Linux: Mejoré mi fluidez en el uso de herramientas como Visual Studio Code y scripts en Bash para automatizar tareas, navegar repositorios y editar código HDL.

4.2 Aprendizajes Sociales

Mi contribución al PAP, aunque modesta, forma parte de un ecosistema de desarrollo tecnológico que tiene impacto global. El trabajo realizado por el equipo en el que colaboro influye directamente en productos que llegan a millones de personas, lo cual me permitió reconocer cómo los conocimientos técnicos pueden tener repercusiones sociales importantes.

Esta experiencia me hizo más consciente de la responsabilidad social que conlleva el desarrollo tecnológico y de cómo mi trabajo puede contribuir, de forma directa o indirecta, al bienestar y la calidad de vida de los usuarios finales. Además, comprendí que una empresa como Intel no solo innova, sino que también forma a jóvenes con visión crítica, preparados para resolver problemas relevantes.

4.3 Aprendizajes Éticos

Durante el PAP pude confirmar que mis valores personales, como el compromiso, la honestidad y la responsabilidad, están alineados con la ética profesional promovida dentro de la empresa. La cultura organizacional que observé refuerza el respeto, la inclusión y el trabajo colaborativo.

Si bien no enfrenté dilemas éticos complejos, entendí la importancia de actuar siempre con profesionalismo, incluso cuando las tareas parezcan menores, ya que cada detalle influye en la calidad del resultado final. Esta experiencia reafirma mi compromiso de ejercer la ingeniería con integridad, priorizando tanto la excelencia técnica como el impacto humano y social de lo que hago.

4.4 Aprendizajes Personales

La experiencia del PAP representó para mí un momento clave de crecimiento y descubrimiento personal. Me permitió conocer con mayor claridad mis habilidades técnicas reales, así como aquellas áreas que debo seguir fortaleciendo para convertirme en un profesional competitivo. Al enfrentarme a flujos de trabajo reales en una empresa de alto nivel, pude identificar mis fortalezas en documentación, pensamiento estructurado y aprendizaje autónomo.

Este proyecto también me ayudó a reconocer el valor de trabajar en contextos de diversidad, donde la pluralidad de ideas y antecedentes enriquece las soluciones técnicas. Aunque mi participación activa fue limitada al inicio, el solo hecho de observar reuniones, dinámicas de equipo y formas de toma de decisiones me permitió aprender cómo adaptarme a equipos multidisciplinarios con cultura técnica sólida.

Además, el PAP me motivó a redefinir algunas ideas que tenía sobre mi propio proyecto de vida. Me di cuenta de que quiero seguir especializándome en el área de diseño y verificación digital, y que es posible hacerlo si me esfuerzo con constancia. Entendí que más allá de los conocimientos técnicos, lo que me ayudará a integrarme con éxito en la industria será también mi actitud ante el aprendizaje, la responsabilidad profesional y mi compromiso con la mejora continua.

En resumen, esta experiencia no solo reforzó mi vocación por la ingeniería electrónica, sino que también me ofreció una perspectiva más clara sobre el tipo de profesional que quiero llegar a ser.

4.5 Tareas Aprendidas

Durante mi participación en el PAP, identifiqué varios factores clave que influyeron positivamente en los resultados que logré alcanzar, así como algunos aspectos que podrían haberse manejado de mejor manera y que me servirán como lecciones valiosas para el futuro.

a. Factores que influyeron favorablemente en los resultados exitosos:

Uno de los principales factores fue la actitud abierta al aprendizaje que mantuve desde el inicio. Asumí con responsabilidad mi papel de observador y aprendiz, aprovechando al máximo los recursos disponibles y el acompañamiento del equipo. La disposición del mánager y de algunos compañeros para explicar conceptos y brindar orientación también fue fundamental para facilitar mi integración progresiva.

Además, la claridad de los objetivos y la estructura del equipo de trabajo ayudaron a que mis actividades estuvieran bien delimitadas y alineadas con los objetivos del grupo. El hecho de tener reuniones periódicas, canales de comunicación activos y herramientas de seguimiento organizadas (como las hojas de Excel compartidas) contribuyó a mantenerme enfocado y avanzar con constancia.

b. Factores que podrían haberse mejorado:

Una de las principales áreas de mejora fue mi falta de iniciativa durante las primeras semanas. Por temor a interrumpir o no estar lo suficientemente preparado, limité mi participación a solo escuchar, lo cual retrasó mi involucramiento activo en tareas que podría haber abordado antes. Por otro lado, si bien el equipo fue siempre accesible, una mayor retroalimentación directa sobre mis avances hubiera ayudado a detectar áreas de mejora más oportunamente.

También noté que, en ocasiones, algunas tareas no se documentaban formalmente, lo que dificultaba su seguimiento posterior. Para futuros proyectos, me propongo ser más proactivo en documentar lo que aprendo, compartirlo con el equipo y buscar retroalimentación continua, incluso cuando no se me solicite explícitamente.

5. Conclusiones

Participar en el Proyecto de Aplicación Profesional en Intel significó una experiencia formativa integral que trascendió los límites técnicos. Aunque mi rol fue principalmente de aprendizaje y observación, hubo múltiples situaciones inesperadas que me dejaron aprendizajes duraderos. Una de ellas fue la dificultad inicial para involucrarme activamente por inseguridad o desconocimiento del entorno; sin embargo, esta experiencia me enseñó que en los entornos profesionales es preferible equivocarse intentando a quedarse paralizado por temor. Esta lección me acompañará a lo largo de mi carrera.

Otro aspecto significativo fue haber presenciado cómo un proyecto técnico se desarrolla en una estructura altamente colaborativa, organizada y multidisciplinaria. Observar cómo los equipos coordinan tareas complejas, priorizan entregables y reconfiguran estrategias frente a bloqueos, me dio una visión más realista del mundo laboral y de las habilidades interpersonales que se requieren, más allá del conocimiento técnico.

En cuanto a la satisfacción personal, puedo decir que fue alta. El reto que implicó adaptarme a una cultura técnica tan exigente, el esfuerzo que representó aprender nuevas herramientas, y el hecho de haber contribuido con entregables que fueron bien recibidos, me dejaron una sensación de logro auténtico. Este PAP me permitió validar mis intereses profesionales, descubrir nuevas fortalezas y marcar un rumbo más claro hacia el tipo de ingeniero que deseo ser. Me voy con aprendizajes concretos, motivación renovada y la certeza de que soy capaz de asumir mayores responsabilidades en el futuro.

6. Bibliografía y Anexos