Browsing DESI - Trabajos de fin de Especialidad en Diseño de Sistemas en Chip by Author "Aguilera-Galicia, Cuauhtémoc R."
Now showing items 1-11 of 11
-
A 0.18um CMOS linear Voltage-to-Time Converter for a Low Power 10-bit 200kS/s SAR ADC with Adaptive Conversion Cycle Oriented to Audio Applications
Figueroa-Vázquez, Cristian F. (ITESO, 2020-08) -
Design and Integration of a Deserializer Module for a SerDes Mixed Signal System on Chip
Centeno-Quiñonez, José M. (ITESO, 2015-12) -
Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology
Rivas-Villegas, Rogelio (ITESO, 2016-08) -
Diseño de módulo Serializador de un sistema SerDes para protocolo de comunicación PCI Express
González-Morales, Graciela C. (ITESO, 2015-12) -
Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología bicmos de 130 nm
Nuñez-López, Francisco J. (ITESO, 2018-07) -
Dynamic Comparator, SR Latch and Bootstrap Switch for 10 Bits SAR ADC for Biomedical Applications
Castañeda-Villalpando, Karina (ITESO, 2021-09) -
Registro de aproximaciones sucesivas y convertidor digital a analógico para SAR ADC de 10 bits de baja potencia para aplicaciones biomédicas
Garza-Pérez, Raymundo (ITESO, 2021-07) -
Serializer Design for a SerDes chip in 130nm CMOS Technology
Arrambide-Barrón, Efraín (ITESO, 2016-08) -
Voltaje de referencia BandGap y módulo de comunicación serial para SAR ADC 10 bits de baja potencia para aplicaciones biomédicas
González-Ornelas, Luis A. (ITESO, 2021-10)