Biblioteca | WWW-ITESO | Instructivo envío TOG | Instructivo envío reportes PAP | Aviso de privacidad
    • Login
    Search 
    •   DSpace Home
    • Departamento de Electrónica, Sistemas e Informática
    • DESI - Trabajos de fin de Especialidad en Diseño de Sistemas en Chip
    • Search
    •   DSpace Home
    • Departamento de Electrónica, Sistemas e Informática
    • DESI - Trabajos de fin de Especialidad en Diseño de Sistemas en Chip
    • Search
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Search

    Show Advanced FiltersHide Advanced Filters

    Filters

    Use filters to refine the search results.

    Now showing items 1-10 of 15

    • Sort Options:
    • Relevance
    • Title Asc
    • Title Desc
    • Issue Date Asc
    • Issue Date Desc
    • Results Per Page:
    • 5
    • 10
    • 20
    • 40
    • 60
    • 80
    • 100
    Thumbnail

    Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology 

    Rivas-Villegas, Rogelio (ITESO, 2016-08)
    Thumbnail

    Serializer Design for a SerDes chip in 130nm CMOS Technology 

    Arrambide-Barrón, Efraín (ITESO, 2016-08)
    Thumbnail

    Diseño e implementación del módulo analógico de recepción para un SerDes en tecnología CMOS de 130nm 

    Toledo-Ojeda, Oscar (ITESO, 2017-11)
    Thumbnail

    Test Modules Design for a SerDes Chip in 130 nm CMOS technology 

    Limones-Mora, César F. (ITESO, 2016-07)
    Thumbnail

    Design and Physical Implementation of an Analog Receiver for a SerDes System on Chip in 130nm CMOS Technology 

    Conde-Almada, Ernesto (ITESO, 2016-07)
    Thumbnail

    Diseño de módulo Serializador de un sistema SerDes para protocolo de comunicación PCI Express 

    González-Morales, Graciela C. (ITESO, 2015-12)
    Thumbnail

    Design for Testability in a SerDes System 

    Hoil-Loria, Miguel M. (ITESO, 2017-11)
    Thumbnail

    Design of the Analog Transmitter Module in 130 nm CMOS technology 

    Núñez-Corona, Joel A. (ITESO, 2016-07)
    Thumbnail

    Diseño del path de alta frecuencia del receptor analógico del SerDes ITESOTV1 

    Gallardo-García, Omar (ITESO, 2015-12)
    Thumbnail

    Digital Serializer Design for a SerDes Chip in 130nm CMOS Technology 

    Aparicio-Zuleta, Christian (ITESO, 2017-11)
    • 1
    • 2

    © ITESO, Universidad Jesuita de Guadalajara 2022

    Sistemas de Información de la Dirección de Información Académica, DIA
    Biblioteca "Dr. Jorge Villalobos Padilla, S.J."

    Contact Us | Send Feedback
     

     

    Browse

    All of DSpaceCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsBy Submit Datexmlui.ArtifactBrowser.Navigation.browse_typeThis CollectionBy Issue DateAuthorsTitlesSubjectsBy Submit Datexmlui.ArtifactBrowser.Navigation.browse_type

    My Account

    Login

    Discover

    AuthorAparicio-Zuleta, Christian (1)Arrambide-Barrón, Efraín (1)Centeno-Quiñonez, José M. (1)Conde-Almada, Ernesto (1)Gallardo-García, Omar (1)Godínez-Maldonado, Ricardo (1)González-Morales, Graciela C. (1)Hoil-Loria, Miguel M. (1)Limones-Mora, César F. (1)López-Félix, Carlos C. (1)... View MoreSubject
    SerDes (15)
    180 NM (3)VLSI (3)130nm (2)CMOS (2)Deserializer (2)PCI Express (2)Receptor Analógico (2)Serializador (2)Analog (1)... View MoreDate Issued2015 (6)2016 (5)2017 (4)Has File(s)Yes (15)

    © ITESO, Universidad Jesuita de Guadalajara 2022

    Sistemas de Información de la Dirección de Información Académica, DIA
    Biblioteca "Dr. Jorge Villalobos Padilla, S.J."

    Contact Us | Send Feedback