ReI

Repositorio Institucional del ITESO

Design of bias circuit for charge pump in 130nm BiCMOS technology

Manakin: DSpace XMLUI Project v2

Mostrar el registro sencillo del ítem

dc.contributor.author González-Avalos, Diego A.
dc.date.accessioned 2018-12-18T19:42:55Z
dc.date.available 2018-12-18T19:42:55Z
dc.date.issued 2018-08
dc.identifier.citation González-Avalos, D. A. (2018). Design of bias circuit for charge pump in 130nm BiCMOS technology. Trabajo de obtención de grado, Especialidad en Diseño de Sistemas en Chip. Tlaquepaque, Jalisco: ITESO. es
dc.identifier.uri http://hdl.handle.net/11117/5765
dc.description El presente trabajo muestra el diseño de un circuito de polarización en la tecnología de 130nm BiCMOS con las herramientas de diseño de Cadence. El circuito de polarización es parte de un circuito Charge Pump (CP), el cual a su vez es parte de un circuito PLL (Phased Locked Loop) que se utilizará en una implementación de señal mixta de un Recuperador de Datos (CDR). Al inicio del trabajo se presenta una descripción general de los módulos analógicos y digitales que conforman el proyecto. La topología de diseño propuesta refleja la enorme dependencia del circuito de polarización con el circuito CP. Un circuito replica permite “seguir” las variaciones de carga y descarga de corriente del circuito CP para compensar mediante un OTA (Operational Transconductance Amplifier) el nivel de voltaje requerido en los transistores del circuito diferencial del CP. El proceso de diseño, la generación de esquemáticos y bancos de pruebas son mostrados durante los primeros capítulos del trabajo. La verificación del diseño pre-layout a través del proceso de esquinas, así como el uso el uso de las herramientas de verificación de reglas de diseño post-layout son mostradas durante los capítulos finales. es
dc.description The present work shows the design of a Bias circuit in 130 nm of BiCMOS process using Cadence tools. The Bias circuit is part of a Charge Pump (CP) circuit, which in turn is one block of a PLL (Phased Locked Loop) that will be used in a mixed-signal implementation of a Clock and Data Recovery (CDR) circuit. This PLL-based CDR is the project of the generation 2018 of the Specialty in System on a Chip at ITESO. A general description of the analog and digital modules that make up this project is shown at the beginning of this work. As it is described in detail in this work, the proposed design topology reveals the enormous dependence of the polarization circuit to the CP circuit. The replica method used in the Bias circuit allows to "follow" the current variations of CP charge/discharge process to compensate through an OTA (Operational Transconductance Amplifier) the level of voltage required by the tail transistors of CP circuit. The design procedure, the generation of schematics and test benches are shown during the first chapters of this work. The verification of the pre-layout design through the corners process, as well as the use of the post-layout design rules verification tools, are shown during the final chapters of this work.
dc.description.sponsorship Consejo Nacional de Ciencia y Tecnología es
dc.language.iso eng es
dc.publisher ITESO es
dc.rights.uri http://quijote.biblio.iteso.mx/licencias/CC-BY-NC-2.5-MX.pdf es
dc.subject Bias Circuit es
dc.subject 130nm BiCMOS es
dc.subject Charge Pump es
dc.subject Analog Design es
dc.subject PLL es
dc.subject CDR es
dc.title Design of bias circuit for charge pump in 130nm BiCMOS technology es
dc.type info:eu-repo/semantics/academicSpecialization es
dc.contributor.director Martínez-Guerrero, Esteban
rei.peerreviewed Yes es


Archivos en el ítem

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem

Buscar en todo


Listar

Mi cuenta