Diseño de módulo Serializador de un sistema SerDes para protocolo de comunicación PCI Express

Vista sencilla de ítem
dc.contributor.authorGonzález-Morales, Graciela C.
dc.contributor.directorAguilera-Galicia, Cuauhtémoc R.
dc.contributor.directorGirón-Allende, Alexandro
dc.contributor.directorAvedaño-Fernández, Víctor
dc.date.accessioned2016-07-07T22:10:02Z
dc.date.available2016-07-07T22:10:02Z
dc.date.issued2015-12
dc.descriptionThis document presents the process followed for designing of a VLSI circuit, specifically the Serializer module of a SerDes used in the PCI Express protocol communication. It is shown a proposed architecture, the implementation of a RTL model in Verilog, the logic synthesis, the physical synthesis and the generation of a GDSII file for manufacturing. The Serializer of a SerDes for PCIe obtains a parallel 8 bits datum and returns a serialized 10 bit encoded datum using 8b/10b encoding. The technology used for this project is the cmrf_7sf from IBM.es
dc.description.sponsorshipConsejo Nacional de Ciencia y Tecnologíaes
dc.identifier.citationGonzález-Morales, G. C. (2015 Diseño de módulo Serializador de un sistema SerDes para protocolo de comunicación PCI Express. Trabajo de obtención de grado, Especialidad en Diseño de Sistemas en Chip. Tlaquepaque, Jalisco: ITESO.es
dc.identifier.urihttp://hdl.handle.net/11117/3749
dc.language.isospaes
dc.publisherITESOes
dc.rights.urihttp://quijote.biblio.iteso.mx/licencias/CC-BY-NC-ND-2.5-MX.pdfes
dc.subjectSerializadores
dc.subjectSerDeses
dc.subjectVLSIes
dc.subject180 NMes
dc.titleDiseño de módulo Serializador de un sistema SerDes para protocolo de comunicación PCI Expresses
dc.typeinfo:eu-repo/semantics/academicSpecializationes
rei.peerreviewedYeses

Archivos

Bloque original
Mostrando 1 - 1 de 1
Miniatura
Nombre:
Tesina_EDSECh_GCGM_final.pdf
Tamaño:
2.4 MB
Formato:
Adobe Portable Document Format
Descargar

Colecciones

DESI - Trabajos de fin de Especialidad en Diseño de Sistemas en Chip