DESI - Trabajos de fin de Especialidad en Diseño de Sistemas en Chip
URI permanente para esta colecciónhttps://hdl.handle.net/11117/3427
Examinar
Envíos recientes
Mostrando 1 - 20 de 26
Ítem Acceso Abierto Registro de aproximaciones sucesivas y convertidor digital a analógico para SAR ADC de 10 bits de baja potencia para aplicaciones biomédicas(ITESO, 2021-07) Garza-Pérez, Raymundo; Aguilera-Galicia, Cuauhtémoc R.Ítem Acceso Abierto Voltaje de referencia BandGap y módulo de comunicación serial para SAR ADC 10 bits de baja potencia para aplicaciones biomédicas(ITESO, 2021-10) González-Ornelas, Luis A.; Chávez-Hurtado, José L.; Martínez-Guerrero, Esteban; Aguilera-Galicia, Cuauhtémoc R.Ítem Acceso Abierto Dynamic Comparator, SR Latch and Bootstrap Switch for 10 Bits SAR ADC for Biomedical Applications(ITESO, 2021-09) Castañeda-Villalpando, Karina; Martínez-Guerrero, Esteban; Aguilera-Galicia, Cuauhtémoc R.; Chávez-Hurtado, José L.Ítem Acceso Abierto Implementing a TSPC D Flip Flop as an Arbiter for a low power 10-bits 200kS/s ADC with Adaptive Conversion Cycle for High-Quality Audio Applications in 0.18um TSMC CMOS Technology(ITESO, 2020-08) Martínez-Flores, Iván; Martínez-Guerrero, EstebanÍtem Acceso Abierto A predictive control unit for a Low Power 10-bit 200kS/s SAR ADC with Adaptive Conversion Cycle oriented to Audio Applications(ITESO, 2020-10) Moreno-Contreras, Mario A.; Aguilera-Galicia, Cuauhtemoc R.Ítem Acceso Abierto Implementing Time Amplifier for a Low Power SAR-ADC with Adaptive Conversion Cycle for High Quality Audio Applications in 0.18um TSMC CMOS Technology(ITESO, 2020-08) Hernández-Flores, Jaime G.; Martínez-Guerrero, EstebanÍtem Acceso Abierto Implementing a highly-linear Voltage-to-time converter circuit for a low power 10-bit 200kS/s SAR ADC with Adaptive Conversion cycle for high-quality audio applications in 0.18um TSMC CMOS process technology(ITESO, 2020-08) Figueroa-Vázquez, Cristian F.; Aguilera-Galicia, Cuauhtémoc R.Ítem Acceso Abierto Configurable/adaptive digital FIR filter(ITESO, 2019-08) Ramos-Contreras, Ricardo; Dávila-Velarde, René S.; Pizano-Escalante, José L.Ítem Acceso Abierto Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología bicmos de 130 nm(ITESO, 2018-07) Nuñez-López, Francisco J.; Aguilera-Galicia, Cuauhtémoc R.Ítem Acceso Abierto Design of bias circuit for charge pump in 130nm BiCMOS technology(ITESO, 2018-08) González-Avalos, Diego A.; Martínez-Guerrero, EstebanÍtem Acceso Abierto Diseño de recuperador de datos y reloj adaptivo a jitter(ITESO, 2018-08) García-Hernández, Néstor D.; Salim-Maza, Manuel; Avendaño-Fernández, VíctorÍtem Acceso Abierto Digital Serializer Design for a SerDes Chip in 130nm CMOS Technology(ITESO, 2017-11) Aparicio-Zuleta, Christian; Brennan-Bourdon, Lorena M.; Avendaño-Fernández, Víctor; Salim, ManuelÍtem Acceso Abierto Diseño e implementación del módulo analógico de recepción para un SerDes en tecnología CMOS de 130nm(ITESO, 2017-11) Toledo-Ojeda, Oscar; Padilla-Cantoya, IvánÍtem Acceso Abierto Design for Testability in a SerDes System(ITESO, 2017-11) Hoil-Loria, Miguel M.; Salim-Maza, Manuel; Avendaño-Fernández, VíctorÍtem Acceso Abierto Diseño del transmisor analógico de un sistema SerDes en tecnología de fabricación de 130 nm(ITESO, 2017-11) Velásquez-Meling, Alex; Padilla-Cantoya, IvánÍtem Acceso Abierto Design of the Analog Transmitter Module in 130 nm CMOS technology(ITESO, 2016-07) Núñez-Corona, Joel A.; Martínez-Guerrero, Esteban; Lobato-López, FedericoÍtem Acceso Abierto Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology(ITESO, 2016-08) Rivas-Villegas, Rogelio; Aguilera-Galicia, Cuauhtémoc R.; Avedaño-Fernández, VíctorÍtem Acceso Abierto Test Modules Design for a SerDes Chip in 130 nm CMOS technology(ITESO, 2016-07) Limones-Mora, César F.; Girón-Allende, Alexandro; Avedaño-Fernández, VíctorÍtem Acceso Abierto Serializer Design for a SerDes chip in 130nm CMOS Technology(ITESO, 2016-08) Arrambide-Barrón, Efraín; Avendaño-Fernández, Víctor; Aguilera-Galicia, Cuauhtémoc R.Ítem Acceso Abierto Design and Physical Implementation of an Analog Receiver for a SerDes System on Chip in 130nm CMOS Technology(ITESO, 2016-07) Conde-Almada, Ernesto; Martínez-Guerrero, Esteban; Juárez-Hernández, Esdras