Intel, Guadalajara Design Center
dc.contributor.author | Quiroga-Aguilar, Mario A. | |
dc.date.accessioned | 2017-06-26T21:51:46Z | |
dc.date.available | 2017-06-26T21:51:46Z | |
dc.date.issued | 2016-12 | |
dc.description | PAP realizado en la empresa Intel en el área técnica del equipo de Innovación, el cual busca vincularse con instituciones gubernamentales y educativas para promover tecnologías como IoT y nube. | es |
dc.identifier.uri | http://hdl.handle.net/11117/4747 | |
dc.language.iso | spa | es |
dc.publisher | ITESO | es |
dc.rights.uri | http://quijote.biblio.iteso.mx/licencias/CC-BY-NC-2.5-MX.pdf | es |
dc.subject | Vinculación Intel, Diseño y Validación | es |
dc.subject | Diseño de Dispositivos, Circuitos y Sistemas Electrónicos | es |
dc.subject | Desarrollo Tecnológico y Generación de Riqueza Sustentable | es |
dc.title | Intel, Guadalajara Design Center | es |
dc.type | info:eu-repo/semantics/bachelorThesis | es |
rei.peerreviewed | No | es |
rei.revisor | Islas-Espinoza, Juan M. |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- Intel Quiroga.pdf
- Tamaño:
- 971.05 KB
- Formato:
- Adobe Portable Document Format
- Descripción: