Metodología para acelerar la verificación pre-silicio con enfoque a firmware (FW)

Abstract

Las actuales tendencias en desarrollo de System on Chip(SoC) y sistemas multi-dado, han traído un nivel de complejidad nunca visto, generando grandes desafíos para el diseño y la verificación en etapas de pre-silicio. Dichos desafíos han sido incorporar en las pruebas del ambiente de verificación pre-silicio, flujos de software(SW) y/o firmware(FW) que normalmente corren en etapas de emulación y/o prototipado. Esto complica el desarrollo y ejecución de los ambientes de verificación, aumentando los tiempos de simulación y aumentando las dependencias y el manejo de estas. Parte de la problemática se deriva a que todo el diseño esta siendo simulado, desde el sistema de cómputo, los diferentes buses, memorias, periféricos e incluso las interfaces y puertos de debug, sin contar las adecuaciones que se tengan que hacer para cargar el programa en la simulación de pre-silicio. Una forma de reducir este problema es hacer uso de los modelos funcionales de los diseños, escritos en SystemC que permiten replicar el funcionamiento a alto nivel de los SoCs, desde la validación de una arquitectura, hasta ejecutar SW y sistemas operativos. Implementar una interfaz entre el modelo funcional en SystemC y el diseño en el ambiente de verificación permite la ejecución de pruebas con contenido de SW estimulando directamente el RTL al que está enfocada la misma. Reduciendo complejidades del ambiente, dependencias y facilitando opciones de debug.