Metodología de optimización de análisis de fallas en microprocesadores i.MX93/91

Vista sencilla de ítem
dc.contributor.advisorBracamontes-Salazar, Rigoberto
dc.contributor.authorMartín-Martínez, Jorge A.
dc.date.accessioned2026-01-26T18:20:24Z
dc.date.available2026-01-26T18:20:24Z
dc.date.issued0025-12
dc.description.abstractEl presente caso de estudio, titulado "Metodología de optimización de análisis de fallas en microprocesadores i.MX93/91", tiene como objetivo principal optimizar la detección de fallas y reducir los tiempos de diagnóstico en esta nueva familia de microprocesadores en NXP, incorporando la experiencia obtenida en generaciones anteriores. Para ello, se desarrolló un conjunto integral de pruebas que incluye inspección óptica, X-RAY, inspección acústica, comunicación por puerto serial, evaluación de periféricos, revisión de configuraciones de seguridad, pruebas funcionales con diferentes configuraciones disponibles y pruebas de comunicación con memorias DDR. Además, se implementaron pruebas eléctricas y procedimientos de reboleo, compartiendo este conocimiento de forma global para su aplicación en distintos entornos. La metodología empleada fue de tipo mixta, combinando investigación cualitativa basada en experiencias previas con microprocesadores perteneciente a esta gama de componentes, y análisis cuantitativo para identificar patrones y comportamientos comunes entre distintas familias. Esta combinación permitió diseñar un procedimiento más eficiente para el manejo y análisis de componentes sospechosos de falla. La mayoría de las fallas presentes en tecnologías anteriores pueden migrar a nuevas generaciones si no se analizan adecuadamente. Por ello, este caso de estudio propone un enfoque preventivo y sistemático que fortalece los procesos de verificación y análisis de fallas. Finalmente, las pruebas desarrolladas tienen aplicación directa en el entorno laboral del autor, especialmente en la industria automotriz, donde la confiabilidad de los sistemas electrónicos es crítica para la seguridad y el desempeño de los vehículos.
dc.identifier.citationMartín-Martínez, J. A. (2025). Metodología de optimización de análisis de fallas en microprocesadores i.MX93/91. Trabajo de obtención de grado, Maestría en Diseño Electrónico. Tlaquepaque, Jalisco: ITESO.
dc.identifier.urihttps://hdl.handle.net/11117/12098
dc.language.isospa
dc.publisherITESO
dc.rights.urihttps://creativecommons.org/licenses/by-nc/4.0/deed.es
dc.subjectI.MX93
dc.subjectNXP
dc.subjectAnálisis de Fallas
dc.subjectPruebas Funcionales
dc.subjectMetodología
dc.titleMetodología de optimización de análisis de fallas en microprocesadores i.MX93/91
dc.title.alternativeMethodology for Optimizing Failure Analysis in Microprocessors i.MX93/91
dc.typeinfo:eu-repo/semantics/masterThesis
dc.type.versioninfo:eu-repo/semantics/publishedVersion

Archivos

Bloque original

Mostrando 1 - 1 de 1
Miniatura
Nombre:
TOG_IMX91_93 Global field failure verification project enablement-final.pdf
Tamaño:
1.44 MB
Formato:
Adobe Portable Document Format
Descargar

Bloque de licencias

Mostrando 1 - 1 de 1
Miniatura
Nombre:
license.txt
Tamaño:
4.87 KB
Formato:
Item-specific license agreed upon to submission
Descripción:
Descargar

Colecciones

DESI - Trabajos de fin de Maestría en Diseño Electrónico