Optimization of Electrical Validation and Debug Time in Reference Clocks
Cargando...
Fecha
Autores
Arredondo-Sandoval, Luis E.
Título de la revista
ISSN de la revista
Título del volumen
Editor
ITESO
Resumen
Descripción
La Validación Eléctrica y depuración, a nivel de sistema, de las señales de reloj de referencia, requiere muchos conocimientos y habilidades de Integridad de Señal y Alta Frecuencia. La intención de este trabajo es mejorar la metodología de validación actual e incrementar el conocimiento técnico, de esta manera nuestro equipo de validación podrá encontrar defectos y causas raíz rápidamente. Estaremos analizando, modelando y simulando los principales cuatro casos de depuración vistos en los ciclos de validación anteriores, diseñando y utilizando búferes de reloj con impedancia controlada, así como líneas de transmisión. El resultado obtenido es que, aparte de haber creado habilidades y conocimiento, también estamos observando muy buena correlación entre la simulación y el comportamiento real de nuestros productos.
Palabras clave
Electrical, Validation, Debug
Citación
Arredondo-Sandoval, L. E. (2023). Optimization of Electrical Validation and Debug Time in Reference Clocks. Trabajo de obtención de grado, Maestría en Diseño Electrónico. Tlaquepaque, Jalisco: ITESO.