DESI - Trabajos de fin de Especialidad en Diseño de Sistemas en Chip
URI permanente para esta colección
Examinar
Examinando DESI - Trabajos de fin de Especialidad en Diseño de Sistemas en Chip por autor "Avedaño-Fernández, Víctor"
Mostrando 1 - 5 de 5
Resultados por página
Opciones de ordenación
Ítem Design and Integration of a Deserializer Module for a SerDes Mixed Signal System on Chip(ITESO, 2015-12) Centeno-Quiñonez, José M.; Aguilera-Galicia, Cuauhtémoc R.; Girón-Allende, Alexandro; Avedaño-Fernández, VíctorÍtem Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology(ITESO, 2016-08) Rivas-Villegas, Rogelio; Aguilera-Galicia, Cuauhtémoc R.; Avedaño-Fernández, VíctorÍtem Diseño de módulo Serializador de un sistema SerDes para protocolo de comunicación PCI Express(ITESO, 2015-12) González-Morales, Graciela C.; Aguilera-Galicia, Cuauhtémoc R.; Girón-Allende, Alexandro; Avedaño-Fernández, VíctorÍtem Test Module Design for ITESO TV1 SerDes(ITESO, 2015-12) Godínez-Maldonado, Ricardo; Martínez-Guerrero, Esteban; Girón-Allende, Alexandro; Avedaño-Fernández, VíctorÍtem Test Modules Design for a SerDes Chip in 130 nm CMOS technology(ITESO, 2016-07) Limones-Mora, César F.; Girón-Allende, Alexandro; Avedaño-Fernández, Víctor